ARM Cortex-M3 Uživatelský manuál Strana 21

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 41
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 20
21
Interrupt Handling
One Non
-
Maskable Interrupt (INTNMI) supported
1
-
240 prioritizable interrupts supported
Interrupts can be masked
Implementation option selects number of interrupts supported
Nested Vectored Interrupt Controller (NVIC) is tightly coupled with processor core
Interrupt inputs are active HIGH
Cortex
-
M3
Processor Core
INTNMI
NVIC
Cortex
-
M3
1
-
240 Interrupts
INTISR[239:0]
Zobrazit stránku 20
1 2 ... 16 17 18 19 20 21 22 23 24 25 26 ... 40 41

Komentáře k této Příručce

Žádné komentáře